共找到 223 与CPU与 相关的结果，耗时18 ms
● 关于在I/O 设备与主机间交换数据的叙述， （4） 是错误的。（4）A. 中断方式下，CPU 需要执行程序来实现数据传送任务B. 中断方式和DMA 方式下，CPU 与I/O 设备都可同步工作C. 中断方式和DMA 方式中，快速I/O 设备更适合采用中断方式传递数据D. 若同时接到DMA 请求和
● 关于在 I/O 设备与主机间交换数据的叙述， （4） 是错误的。（4）A. 中断方式下，CPU 需要执行程序来实现数据传送任务B. 中断方式和 DMA 方式下，CPU 与 I/O 设备都可并行工作C. 中断方式和 DMA 方式下，快速 I/O 设备更适合采用中断方式传递数据D. 若同时接到 D
● 关于在I/O 设备与主机间交换数据的叙述， （4） 是错误的。（4）A．中断方式下，CPU 需要执行程序来实现数据传送任务B．中断方式和DMA 方式下，CPU 与I/O 设备都可同步工作C．中断方式和DMA 方式中，快速I/O 设备更适合采用中断方式传递数据D．若同时接到DMA 请求和中断请求
● 关于在I/O 设备与主机间交换数据的叙述，“ （4） ”是错误的。（4）A. 中断方式下，CPU 需要执行程序来实现数据传送任务B. 中断方式和DMA 方式下，CPU 与I/O 设备都可同步工作C. 中断方式和DMA 方式中，快速I/O 设备更适合采用中断方式传递数据D. 若同时接到DMA 请
● 在CPU 与主存之间设置高速缓冲存储器Cache的目的是为了 （4） 。（4）A．扩大主存的存储容量B．提高CPU对主存的访问效率C．既扩大主存容量又提高存取速度D．提高外存储器的速度
● 以下关于CPU 与主存之间增加高速缓存（Cache）的叙述中，错误的是 （4） 。（4）A. Cache扩充了主存储器的容量B. Cache可以降低由于CPU 与主存之间的速度差异造成的系统性能影响C. Cache的有效性是利用了对主存储器访问的局部性特征D. Cache中通常保存着主存储器中
● 在CPU 与主存之间设置高速缓冲存储器Cache的目的是为了 （2） 。（2）A. 扩大主存的存储容量B. 提高CPU 对主存的访问效率C. 既扩大主存容量又提高存取速度D. 提高外存储器的速度
● 在计算机中，数据输入输出的控制方式有多种， “中断”方式的优点不包括 （2） 。（2）A. I/O与 CPU并行处理B. 并行处理多种 I/OC. 实时响应突发事件D. 批量传送数据
为了解决高速CPU与内存之间的速度匹配问题，在CPU与内存之间增加了（ ）。A．ROMB．RAMC．FLASH ROMD．Cache
●位于CPU与主存之间的高速缓冲存储器Cache用于存放部分主存数据的拷贝，主存地址与Cache地址之间的转换工作由(1)完成。(1)A．硬件B．软件C．用户D．程序员
热门搜索：