早教吧 育儿知识 作业答案 考试题库 百科 知识分享

在VerilogHDL中x表示不确定或未知的逻辑状态,那么x是否可以用来作为标识符呢?

题目详情
在Verilog HDL中x表示不确定或未知的逻辑状态,那么x是否可以用来作为标识符呢?
▼优质解答
答案和解析
可以,在模块中声明即可
看了 在VerilogHDL中x表...的网友还看了以下: