共找到 102 与总线周期 相关的结果，耗时131 ms
PC机中使用的双通道RDRAM每个通道的数据位宽为16,它在一个存储器总线周期内实现两次数据传送。当存储器总线时钟频率为400MHZ时，这种双通道RDRAM的带宽是A．400MB/SB．800MS/SC．1.6GB/SD．3.2GB/S
Pentium微处理器的每个突发式总线周期传送( )数据。A．4个字节B．8个字节C．16个字节D．32个字节
假设某CPU的基本总线周期有4个状态，分别为T1、T2、T3、T4。系统规定，在T2开始时发读写命令，在T4开始时信息要读出到数据总线或写入到存储体。为适应访问慢速存储体的需要，必须在原4个状态中，固定插入一个等待状态TW，则TW应插在______。A．T1之前B．T1之后T2之前C．T3之后T4
Pentium微处理器的每个突发式总线周期传送多少数据?______。A．4个字节B．8个字节C．16个字节D．32个字节
PC机中使用的双通道RDRAM，每个通道的数据位宽为16，它在一个存储器总线周期内实现两次数据传送。当存储器总线时钟频率为400MHz时，这种双通道RDRAM的带宽是______。A．400MB/sB．800MB/sC．1.6GB/sD．3.2GB/s
Penfium微处理器的每个突发式总线周期传送( )数据。A．4个字节B．8个字节C．16个字节D．32个字节
假设某CPU的基本总线周期有4个状态，分别为T1、T2、T3、T4。系统规定，在 T2开始时发读写命令，在T4开始时信息要读出到数据总线或写入到存储体。为适应访问慢速存储体的需要，必须在原4个状态中，固定插入一个等待状态Tw，则Tw应插在( )。A．T1之前B．T1之后T2之前C．T3之后T4之前
以某处理器为CPU的一台PC机，它的总线周期为40ns，要使该CPU稳定地工作在零等待状态下，则要求内存的存取周期必须在什么范围?( )A．大于40nsB．等于40nsC．等于80nsD．小于40ns
在总线周期T2、T3、Tw、T4状态时，地址/状态复用引脚S4和S3分别表示当前使用的段寄存器，当前使用的是CS段寄存器时，其编码为______。A．0、0B．0、1C．1、0D．1、1
Pentium微处理器执行突发式存储器读总线周期时，Cache(Cache Enable)和W/R信号的状态应该是______。A) 1，1B) 1，0C) 0，1D) 0，0A．B．C．D．
热门搜索：