共找到 73 与存取周期 相关的结果，耗时22 ms
假设某CPU的一个总线周期为50ns，时钟周期为2ns，所访问的主存的存取速度为 60ns，为了正确读出内存中的指令和数据，须在总线周期中插入的等待状态个数是______。A．20个B．10个C．5个D．1个
假设某CPU的一个总线周期为50ns，时钟周期为、2ns，所访问的主存的存取速度为60ns，为了正确读出内存中的指令和数据，须在总线周期中插入的等待状态个数是( )。A．20个B．10个C．5个D．1个
假设主频为100MHz的微处理器以非流水线方式访问存取时间为50ns的DRAM存储器，则在T1周期与T2周期之间至少应插入【 】个等待状态。
某机主存的读写周期为1μs，今采用增设Cache 方案和多体交叉存取方案来使其有效访问周期减少到0.2μs，设Cache的命中率为90%，则Cache的读写周期应为(42)才能满足要求。设在多体交叉存取访问时，产生存储体访问冲突的概率为10%，则应由(43)存储体并行工作才能满足要求。A．0.05
总线周期是______。A．机器周期B．CPU执行一条指令的时间C．CPU从主存储器取一条指令的时间D．CPU完成一次总线操作所需要的读/写机器周期
指令周期是( )。A．机器周期B．CPU执行一条指令的时间C．CPU从主存储器取一条指令的时间D．CPU从主存储器取出一条指令并开始执行该指令的时间总和
热门搜索：